This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公則番号

特開平9-275199

(43)公開日 平成9年(1997)10月21日

(51) Int.CL.6		識別記号	庁内整理番号	FΙ			技術表示箇所
H01L	27/14			H01L	27/14	Z	
	21/8249			•	27/06	3 2 1 J	
	27/06				31/10	. A	
	31/10		·			G	

審査請求 未請求 請求項の数6 FD (全 13 頁)

(21)	出題番号	
1617		

特膜平8-108627

(22)出顧日

平成8年(1996)4月5日

(71)出資人 000000376

オリンパス光学工業株式会社

東京都渋谷区幡ヶ谷2丁目43番2号

(72)発明者 根本 清志

東京都渋谷区輔ケ谷2丁目43番2号 オリ

ンパス光学工業株式会社内


(74)代理人 弁理士 最上 健治

(54) [発明の名称] 半導体装置及びその製造方法

(57)【要約】

【課題】 良好な光電変換特性を持つPiN型PDと、 高周波特性を持つ縦型NPN及び縦型PNPと、最適な 特性を持つNMOS及びPMOSを同一基板上に備えた 半導体装置及びその製造方法を提供する。

【解決手段】 N・型基板1に第1及び第2のN-型工ピタキシャル層2,6を形成し、第2のN-型エピタキシャル層6に浅い拡散深さのP・型アノード拡散層21を形成してPiN型PDを構成し、P型埋込み層4と素子分離用拡散層8とで各N-型エピタキシャル層と分離してコレクタ領域を形成して縦型NPNを構成し、P型埋込み層4とP型コレクタ拡散層13とでコレクタ領域を形成して縦型PNPを構成し、P型埋込み層4と素子分離用拡散層8とで各N-型エピタキシャル層と分離してウエル領域を形成してPMOSを構成し、P型埋込み層4とP型ウエル拡散層15とをウエル領域としてNMOSを形成して、半導体装置を構成する。



【特許請求の範囲】

【請求項1】 PiN型フォトダイオードとバイポーラ トランジスタと電界効果型トランジスタを同一基板上に 備えた半導体装置において、高濃度のN型基板上に第1 及び第2の低濃度のN型エピタキシャル層を形成し、前 記第2の低濃度のN型エピタキシャル層の表面に拡散深 さの浅いP型アノード拡散層を形成してPiN型フォト ダイオードを構成し、前記第1の低濃度のN型エピタキ シャル層に形成したP型埋込み層と前記第2の低濃度の N型エピタキシャル層より拡散形成した前記P型埋込み 10 層に達する第1のP型拡散層とによりP型素子分離領域 を形成して、前記第1及び第2の低濃度のN型エピタキ シャル層と分離された、前記P型埋込み層に形成した高 濃度のN型埋込み層と前記第2の低濃度のN型エピタキ シャル層より拡散形成した前記高濃度のN型埋込み層に 達する第1のN型拡散層とでコレクタを形成すると共 に、P型ベース拡散層及びN型エミッタ拡散層を設けて NPN型縦型バイポーラトランジスタを構成し、前記第 1の低濃度のN型エピタキシャル層に形成したP型埋込 み層と前記第2の低濃度のN型エピタキシャル層より拡 20 散形成した前記P型埋込み層に達する第1のP型拡散層 とによりP型素子分離領域を形成して、前記第1及び第 2の低濃度のN型エピタキシャル層と分離された、前記 P型埋込み層に形成した高濃度のN型埋込み層と前記第 2の低濃度のN型エピタキシャル層より拡散形成した前 記高濃度のN型埋込み層に達する第2のN型拡散層とで ウエルを形成すると共に、ゲート絶縁膜、ゲート電極及 びP型ソース・ドレイン拡散層を設けてP型電界効果型 トランジスタを構成し、前記第1の低濃度のN型エピタ キシャル層に形成したP型埋込み層と前記第2の低濃度 のN型エピタキシャル層より拡散形成した前記P型埋込 み層に達する第2のP型拡散層とでコレクタを形成する と共に、N型ベース拡散層及びP型エミッタ拡散層を設 けてPNP型縦型バイポーラトランジスタを構成し、前 記第1の低濃度のN型エピタキシャル層に形成したP型 埋込み層と前記第2の低濃度のN型エピタキシャル層よ り拡散形成した前記P型埋込み層に達する第3のP型拡 **</sup> 散層でウエルを形成すると共に、ゲート絶縁膜,ゲート** 電極及びP型ソース・ドレイン拡散層を設けてN型電界 効果型トランジスタを構成し、前記第1の低濃度のN型 エピタキシャル層に形成した低濃度のN型埋込み層と前 記第2の低濃度のN型エピタキシャル層より拡散形成し た前記低濃度のN型埋込み層に達する第3のN型拡散層 とにより、各素子を分離するN型素子分離領域を構成し ていることを特徴とする半導体装置。

【請求項2】 PiN型フォトダイオードとバイポーラトランジスタと電界効果型トランジスタを同一基板上に 形成する半導体装置の製造方法において、高濃度のN型 半導体基板に低濃度の第1のN型半導体層を形成する工程と、前記第1のN型半導体層の第1の素子分離領域と 前記第1のN型半導体層のPiN型フォトダイオードの カソード引き出し領域とに第1のN型埋込み層を形成す る工程と、前記第1のN型半導体層の第2の素子分離領 域と、NPN型縦型バイボーラトランジスタを形成する 領域と、PNP型縦型バイポーラトランジスタを形成す る領域と、N型電界効果型トランジスタを形成する領域 と、P型電界効果型トランジスタを形成する領域とにP 型埋込み層を形成する工程と、前記第1のN型埋込み層 のPiN型フォトダイオードのカソード引き出し領域 と、前記P型埋込み層のNPN型縦型バイボーラトラン ジスタを形成する領域及びP型電界効果型トランジスタ を形成する領域とに第2のN型埋込み層を形成する工程 と、前記第1のN型半導体層に低濃度の第2のN型半導 体層を形成する工程と、前記第2のN型半導体層の第1 の素子分離領域と、PiN型フォトダイオードのカソー ド引き出し領域に前記第1のN型埋込み層と接続する第 1のN型拡散層を形成する工程と、前記第2のN型半導 体層の第2の素子分離領域に前記P型埋込み層と接続す る第1のP型拡散層を形成する工程と、前記第2のN型 半導体層のPiN型フォトダイオードのカソード引き出 し領域に前記第2のN型埋込み層と接続する第2のN型 拡散層を形成する工程と、前記第2のN型半導体層のN PN型線型バイボーラトランジスタのコレクタ引き出し 領域に前記第2のN型埋込み層と接続する第3のN型拡 散暦を形成する工程と、前記第2のN型半導体層のPN P型縦型バイポーラトランジスタのコレクタ引き出し領 域に前記P型埋込み層と接続する第2のP型拡散層を形 成する工程と、前記第2のN型半導体層のNPN型模型 バイポーラトランジスタを形成する領域に前記第2のN 型埋込み層と接続するN型コレクタ拡散層を形成する工 程と、前記第2のN型半導体層のPNP型縦型バイボー ラトランジスタを形成する領域に前記P型埋込み層と接 続するP型コレクタ拡散層を形成する工程と、前記第2 のN型半導体層のP型電界効果型トランジスタを形成す る領域に前記第2のN型埋込み層と接続するN型ウエル 拡散層を形成する工程と、前記第2のN型半導体層のN 型電界効果型トランジスタを形成する領域に前記P型埋 込み層と接続するP型ウエル拡散層を形成する工程と、 前記第2のN型半導体層に選択的に第1の絶縁膜を形成 する工程と、前記P型コレクタ拡散層にN型ベース拡散 層を形成する工程と、前記第2のN型半導体層に第2の 絶縁膜を形成する工程と、N型電界効果型トランジスタ とP型電界効果型トランジスタを形成する領域に選択的 にN型ポリシリコンを形成しゲート電極を形成する工程 と、前記N型コレクタ拡散層にP型ベース拡散層を形成 する工程と、前記第2のN型半導体層のPiN型フォト ダイオードを形成する領域に拡散深さの浅いP型アノー ド拡散層を形成する工程と、前記P型ベース拡散層にP 型外部ベース拡散層とN型エミッタ拡散層を形成する工 程と、前記N型ベース拡散層にN型外部ベース拡散層と

P型エミッタ拡散層を形成する工程と、前記N型ウエル 拡散層にP型ソース・ドレイン拡散層を形成する工程 と、前記P型ウエル拡散層にN型ソース・ドレイン拡散 層を形成する工程とを備えていることを特徴とする半導 体装置の製造方法。

【請求項3】 前記N型コレクタ拡散層と前記P型コレクタ拡散層の不純物濃度は、1 E16cm³以下であることを特徴とする請求項2記載の半導体装置の製造方法。

【請求項4】 前記第1のN型拡散層と前記第2のN型 拡散層と前記第3のN型拡散層を同一工程で形成することを特徴とする請求項2記載の半導体装置の製造方法。

【請求項5】 前記第1のN型拡散層と前記N型コレクタ拡散層を同一工程で形成し、前記第2のN型拡散層と前記第3のN型拡散層を同一工程で形成することを特徴とする請求項2記載の半導体装置の製造方法。

【請求項6】 前記第1のP型拡散層と前記第2のP型 拡散層を同一工程で形成することを特徴とする請求項2 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、PiN型フォトダイオードとバイボーラトランジスタと電界効果型トランジスタとを同一基板上に備えた半導体装置及びその製造方法に関する。

[0002]

【従来の技術】PN接合を有するフォトダイオードと、 その出力信号を処理する能動素子を同一基板上に構成し た半導体装置は、従来から知られている。例えば、特開 昭56-61160号には図7に示すような構成のもの が開示されている。フォトダイオード(以下PDと略称 30 する) は、P型基板101 に形成された N- 型エピタキシ ャル層104 とN型埋込み層102 とN型カソード拡散層10 7 とでカソードを形成し、浅く形成されたP型アノード 拡散層113 とP型アノードコンタクト拡散層110とでア ノードを形成しており、PN接合はP型アノード拡散層 113 及びP型アノードコンタクト拡散層110 と N- 型工 ピタキシャル層104 とで形成している。能動素子である 接合型電界効果トランジスタ(以下JFETと略称す) る) は、N-型エピタキシャル層104 をチャネル領域と し、P型埋込み層103 , P型ゲート拡散層109 , N型ソ ース・ドレイン拡散層112 により構成されている。NP Nバイポーラトランジスタ(以下NPNと略称する) は、N- 型エピタキシャル層104をコレクタとし、N型 埋込み層102 、N型コレクタ拡散層106 、P型ベース拡 **散層108 , N型エミッタ拡散層111 により構成されてい** る。そして、P型分離領域105 により素子を分離してい る。なお、114 は絶縁膜である。

【0003】また、特開平4-151871号,特開平 4-151872号,特開平4-151873号,特開 平4-151874号には、P型基板にP-型エピタキ 50

シャル層とN型エピタキシャル層を順次形成して、PD とNPNを同一基板上に構成した半導体装置が開示され ている.次に、特開平4-151871号に開示されて いる半導体装置を図8に基づいて説明する。PDは、P 型基板201 上に形成したP- 型エピタキシャル層202 と N型エピタキシャル層203 とでPN接合を形成し、N型 アノード拡散層208 でアノード取り出し領域を、P型埋 込み層204 とP型拡散層207 とでカソード取り出し領域 を形成している。NPNはP-型エピタキシャル層202 10 に形成されたP型埋込み層204 上に形成され、N型エピ タキシャル層203 をコレクタとし、N型埋込み層205, N型コレクタ拡散層209 , P型外部ベース拡散層210 , P型真性ベース拡散層211 , N型エミッタ拡散層212 , エミッタポリシリコン213 により構成されている。そし て、素子分離はポリシリコン206~を用いたトレンチによ り行っている。なお、214 は絶縁膜である。

【0004】また、特開平3-145771号,特開平 1-302854号には、N型基板に2層のN型エピタ キシャル層を順次形成して、PDとNPNを同一基板上 20 に構成した半導体装置が開示されている。特開平3-1 45771号に開示されている半導体装置を図9に基づ いて説明する。図9において、PDはN型基板301 上に 形成したN-型エピタキシャル層302 とP型アノード埋 込み層306 でPN接合を形成し、P型アノード拡散層31 1 でアノード取り出し領域を、N型拡散層309でカソー ド取り出し領域を形成している。NPNはN-型エピタ キシャル層302に形成されたP型埋込み層304 上に形成 され、N型エピタキシャル層303 をコレクタとし、N型 埋込み層305 , N型コレクタ拡散層310 , P型外部ベー ス拡散層312 , P型真性ベース拡散層313 , N型エミッ 夕拡散層314 , エミッタボリシリコン315 により構成さ れている。そして、素子分離はポリシリコン307 を用い たトレンチにより行っている。 なお、308 はP型拡散 層、316 は絶縁膜である。

【0005】また、上記特開平1-302854号に開示されている半導体装置を、図10に基づいて説明する。図10において、PDはN型基板401上に形成された第1のN型エピタキシャル層402上に設けられている第2のN型エピタキシャル層403とP型アノード拡散層409のPN接合により形成され、NPNは第1のN型エピタキシャル層402に形成されたP型埋込み層404とP型拡散層405により囲まれた第2のN型エピタキシャル層403をコレクタとし、P型ベース拡散層406、N型コレクタ拡散層407、N型エミッタ拡散層408により構成されている。

[0006]

【発明が解決しようとする課題】ところで、図7に示した従来例においては、PDはP型基板101 に形成された N-型エピタキシャル層104 とN型埋込み層102 とN型カソード107 とでカソードを形成しているため、P型基

板101 とN型埋込み層102 との間にPN接合が形成され る。このため、寄生的に接合容量が形成され、PDの時 定数が劣化し周波数応答が悪くなるという問題がある。 また、N- 型エピタキシャル層104 はPDのPN接合の N層とNPNのコレクタを兼ねている。PDの特性にと って最適なN- 型エピタキシャル層104 の濃度は1 E14 cm-3以下にであるが、NPNの特性にとって最適なN-型エピタキシャル層104 の濃度は1 E15cn-3~1 E16cm -3であり、PD、NPN共に良好な特性にすることがで きないという問題がある。更に、P型アノード拡散層11 3 は浅く形成されているため、N- 型エピタキシャル層 104 の表面近傍で光電変換する短波長の光に対しては感 度が高くなる。しかし、素子分離をP型分離領域105 で 行っているため、P型分離領域105 はN- 型エピタキシ ャル層104 の膜厚分拡散させる必要がある。このため、 N- 型エピタキシャル層104 の膜厚を厚く形成すること ができず、N-型エピタキシャル層104の深い領域で光 電変換する長波長の光に対しては感度が低くなるという 問題がある。

【0007】また、図8に示した従来例においては、PDのPN接合はP型エピタキシャル層202とN型エピタキシャル層203とで形成している。またN型エピタキシャル層203はNPNのコレクタを形成しているため、NPNの特性を維持する必要があり、したがって、N型エピタキシャル層203は膜厚を1~3μm, 濃度を1E15cm3~1E16cm3に形成されている。一方、P型エピタキシャル層202の濃度は1E12cm3~1E14cm3と低濃度に形成されているため、PDの空乏層は主にP型エピタキシャル層202側に広がり、N型エピタキシャル層203側には広がり難い。このため、N型エピタキシャル層203側には広がり難い。このため、N型エピタキシャル層203側には広がり難い。このため、N型エピタキシャル層203側には広がり難い。このため、N型エピタキシャル層203内で光電変換する短波長の光に対しては感度が低いという問題がある。また、素子分離をトレンチで行っているため工程数が長くなり、コスト高になるという問題がある。

【0008】また、図9に示した従来例においては、PDのPN接合はN-型エピタキシャル層302とP型アノード埋込み層306で形成しており、N-型エピタキシャル層302の濃度は1E12cm-3~1E14cm-3と低濃度に形成されているため、PDの空乏層は主にN-型エピタキシャル層302側に広がり、P型アノード埋込み層306側には広がり難い。このため、P型アノード埋込み層306側には広がり難い。このため、P型アノード埋込み層306内で光電変換する短波長の光に対しては感度が低いという問題がある。また、P型アノード埋込み層306及びP型アノード拡散層311とN型エピタキシャル層303で接合容量が形成され、PDの周波数応答が悪くなるという問題がある。更に、素子分離をトレンチで行っているため工程数が長くなり、コスト高になるという問題がある。

【0009】また、図10に示した従来例においては、第 2のN型エピタキシャル層403 はPDのPN接合のN層

とNPNのコレクタを兼ねている。PDの特性にとって 最適な第2のN型エピタキシャル層403 の濃度は1 E14 cm-3以下であるが、NPNの特性にとって最適な第2の N型エピタキシャル層403 の濃度は1 E15cm-3~1 E16 cm-3であり、PD、NPN共に良好な特性にすることが できない。また、P型アノード拡散層409 と P型拡散層 405 の間の耐圧は、第2のN型エピタキシャル層403 の 濃度により決まるため、第2のN型エピタキシャル層40 3 の濃度バラツキにより耐圧にバラツキが生じるという 10 問題がある。

【0010】このように、従来は、高周波数特性を有するNPN型総型バイボーラトランジスタと、周波数応答が良好で短波長〜長波長の光に対して良好な光電変換特性を持ったPiN型フォトダイオードを同一基板上に構成した半導体装置は提案されておらず、更には、電界効果トランジスタとPNP型総型バイボーラトランジスタをも同一基板上に構成した半導体装置は実現されていない。

【0011】本発明は、従来の半導体装置における上記 問題点を解消するためになされたもので、請求項1記載 20 の発明は、周波数応答が良好で短波長~長波長の光に対 して良好な光電変換特性を持ったPiN型フォトダイオ ード (以下PiN型PDと略称する) 、高周波数特性を 有し最適な特性を持ったNPN型総型バイボーラトラン ジスタ (以下縦型NPNと略称する)及びPNP型縦型 バイポーラトランジスタ(以下縦型PNPと略称する) と、最適な特性を持ったN型電界効果型トランジスタ (以下NMOSと略称する)及びP型電界効果型トラン ジスタ (以下PMOSと略称する)を同一基板上に設け た半導体装置を提供することを目的とする。また請求項 30 2記載の発明は、請求項1記載の半導体装置の製造方法 を提供することを目的とする. 請求項3記載の発明は、 請求項2記載の半導体装置の製造方法において、縦型N PNと縦型PNPの耐圧を向上させることの可能な製造 方法を提供することを目的とする。請求項4~6記載の 各発明は、請求項2記載の半導体装置の製造方法におい て、工程数を少なくして効率よく半導体装置を製造する ことの可能な製造方法を提供することを目的とする。 [0012]

40 【課題を解決するための手段】上記問題点を解決するため、請求項1記載の発明は、PiN型フォトダイオードとバイボーラトランジスタと電界効果型トランジスタを同一基板上に備えた半導体装置において、高濃度のN型基板上に第1及び第2の低濃度のN型エピタキシャル層を形成し、前記第2の低濃度のN型エピタキシャル層の表面に拡散深さの浅いP型アノード拡散層を形成してPiN型PDを構成し、前記第1の低濃度のN型エピタキシャル層に形成したP型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記P型埋込み 層に達する第1のP型拡散層とによりP型素子分離領域 10

20

30

50

シャル層と分離された、前記P型埋込み層に形成した高 濃度のN型埋込み層と前記第2の低濃度のN型エピタキ シャル層より拡散形成した前記高濃度のN型埋込み層に 達する第1のN型拡散層とでコレクタを形成すると共 に、P型ベース拡散層及びN型エミック拡散層を設けて 総型NPNを構成し、前記第1の低濃度のN型エピタキ シャル層に形成したP型埋込み層と前記第2の低濃度の N型エピタキシャル層より拡散形成した前記P型埋込み 層に達する第1のP型拡散層とによりP型素子分離領域 を形成して、前記第1及び第2の低濃度のN型エピタキ シャル層と分離された、前記P型埋込み層に形成した高 濃度のN型埋込み層と前記第2の低濃度のN型エピタキ シャル層より拡散形成した前記高濃度のN型埋込み層に 達する第2のN型拡散層とでウエルを形成すると共に、 ゲート絶縁膜、ゲート電極及びP型ソース・ドレイン拡 散層を設けてPMOSを構成し、前記第1の低濃度のN 型エピタキシャル層に形成したP型埋込み層と前記第2 の低濃度のN型エピタキシャル層より拡散形成した前記 P型埋込み層に達する第2のP型拡散層とでコレクタを 形成すると共に、N型ベース拡散層及びP型エミッタ拡 散層を設けて縦型PNPを構成し、前記第1の低濃度の N型エピタキシャル層に形成したP型埋込み層と前記第 2の低濃度のN型エピタキシャル層より拡散形成した前 記P型埋込み層に達する第3のP型拡散層でウエルを形 成すると共に、ゲート絶縁膜、ゲート電極及びP型ソー ス・ドレイン拡散層を設けてNMOSを構成し、前記第 1の低濃度のN型エピタキシャル層に形成した低濃度の N型埋込み層と前記第2の低濃度のN型エピタキシャル 層より拡散形成した前記低濃度のN型埋込み層に達する 第3のN型拡散層とにより、各素子を分離するN型素子 分離領域を形成して半導体装置を構成するものである。 【0013】また、請求項2記載の発明は、PiN型フ ォトダイオードとバイボーラトランジスタと電界効果型 トランジスタを同一基板上に形成する半導体装置の製造 方法において、高濃度のN型半導体基板に低濃度の第1 のN型半導体層を形成する工程と、前記第1のN型半導 体層の第1の素子分離領域と前記第1のN型半導体層の PiN型PDのカソード引き出し領域とに第1のN型埋 込み層を形成する工程と、前記第1のN型半導体層の第 2の素子分離領域と、縦型NPNを形成する領域と、縦 型PNPを形成する領域と、NMOSを形成する領域 と、PMOSを形成する領域とにP型埋込み層を形成す る工程と、前記第1のN型埋込み層のPiN型PDのカ ソード引き出し領域と、前記P型埋込み層の模型NPN を形成する領域及びPMOSを形成する領域とに第2の N型埋込み層を形成する工程と、前記第1のN型半導体 層に低濃度の第2のN型半導体層を形成する工程と、前 記第2のN型半導体層の第1の素子分離領域と、PiN 型PDのカソード引き出し領域に前記第1のN型埋込み 層と接続する第1のN型拡散層を形成する工程と、前記 第2のN型半導体層の第2の素子分離領域に前記P型埋 込み層と接続する第1のP型拡散層を形成する工程と、 前記第2のN型半導体層のPiN型PDのカソード引き 出し領域に前記第2のN型埋込み層と接続する第2のN 型拡散層を形成する工程と、前記第2のN型半導体層の 料型NPNのコレクタ引き出し領域に前記第2のN型埋 込み層と接続する第3のN型拡散層を形成する工程と、 前記第2のN型半導体層の模型PNPのコレクタ引き出 し領域に前記P型埋込み層と接続する第2のP型拡散層 を形成する工程と、前記第2のN型半導体層の模型NP Nを形成する領域に前記第2のN型埋込み層と接続する N型コレクタ拡散層を形成する工程と、前記第2のN型 半導体層の縦型PNPを形成する領域に前記P型埋込み 層と接続するP型コレクタ拡散層を形成する工程と、前 記第2のN型半導体層のPMOSを形成する領域に前記 第2のN型埋込み層と接続するN型ウエル拡散層を形成 する工程と、前記第2のN型半導体層のNMOSを形成 する領域に前記P型埋込み層と接続するP型ウエル拡散 層を形成する工程と、前記第2のN型半導体層に選択的 に第1の絶縁膜を形成する工程と、前記P型コレクタ拡 散層にN型ベース拡散層を形成する工程と、前記第2の N型半導体層に第2の絶縁膜を形成する工程と、NMO SとPMOSを形成する領域に選択的にN型ポリシリコ ンを形成しゲート電極を形成する工程と、前記N型コレ クタ拡散層にP型ベース拡散層を形成する工程と、前記 第2のN型半導体層のPiN型PDを形成する領域に拡 散深さの浅いP型アノード拡散層を形成する工程と、前

8

を製造するものである。 【0014】このように構成した半導体装置及びその製 造方法によれば、高濃度のN型基板に i 層となる低濃度 の第1のN型エピタキシャル層と低濃度の第2のN型エ ピタキシャル層を形成し、第2のN型エピタキシャル層 に浅い拡散深さで形成されたP型アノード拡散層を形成 することによりPiN型PDを構成しているため、周波 数応答が良好で短波長から長波長の光に対して良好な光 電変換特性を持つPiN型PDを得ることができる。縦 型NPNにおいては、P型素子分離領域により第1のN 型エピタキシャル層及び第2のN型エピタキシャル層と 分離された、高濃度のN型埋込み層とこのN型埋込み層 に接続するN型コレクタ拡散層とでコレクタ領域を形成 しているため、PiN型PDのi層となる第2のN型エ ピタキシャル層とは独立にコレクタ濃度が設定でき、高 い周波数特性を有し、最適な特性を持った縦型NPNを

記P型ベース拡散層にP型外部ベース拡散層とN型エミ

ッタ拡散層を形成する工程と、前記N型ベース拡散層に

N型外部ベース拡散層とP型エミック拡散層を形成する

工程と、前記N型ウエル拡散層にP型ソース・ドレイン

拡散層を形成する工程と、前記P型ウエル拡散層にN型

ソース・ドレイン拡散層を形成する工程とで半導体装置

得ることができる。 縦型PNPにおいては、P型埋込み 層とこのP型埋込み層に接続するP型コレクタ拡散層と でコレクタ領域を形成しており、第1のN型エピタキシ ャル層及び第2のN型エピタキシャル層とはPN接合で 分離されているため、自由にコレクタ濃度が設定でき、 高い周波数特性を有し、最適な特性を持った模型PNP を得ることができる。PMOSにおいては、P型素子分 離領域により第1のN型エピタキシャル層及び第2のN 型エピタキシャル層と分離された、高濃度のN型埋込み 層とこのN型埋込み層に接続するN型ウエル拡散層とで ウエル領域を形成しているので、PiN型PDのi層と なる第2のN型エピタキシャル層とは独立にウエル濃度 が設定でき、最適な特性を持ったPMOSを得ることが できる。超型NMOSにおいては、P型埋込み層とこの P型埋込み層に接続するP型ウエル拡散層とでウエル領 域を形成しており、第1のN-型エピタキシャル層及び 第2のN-型エピタキシャル層とはPN接合で分離され ているので、自由にウエル濃度が設定でき、最適な特性 を持ったNMOSを得ることができる。またN⁻ 型埋込 み層とこのN-型埋込み層に接続する素子分離用N型拡 20 散層によりN型素子分離領域を形成しており、大きな工 程数の増加なしに安定して、それぞれの素子を分離する ことができる。

【0015】請求項3記載の発明は、請求項2記載の半 導体装置の製造方法において、前記N型コレクタ拡散層 と前記P型コレクタ拡散層の不純物濃度を、1 El6cm⁻³ 以下に設定するものである。これにより、縦型NPNと 縦型PNPの耐圧を向上させることができる。

【0016】請求項4記載の発明は、請求項2記載の半導体装置の製造方法において、前記第1のN型拡散層と前記第2のN型拡散層と第3のN型拡散層を同一工程で形成するものであり、また請求項5記載の発明は、請求項2記載の半導体装置の製造方法において、前記第1のN型拡散層と前記第2のN型コレクタ拡散層を同一工程で形成し、且つ前記第2のN型拡散層と前記第3のN型拡散層を同一工程で形成するものであり、また請求項6記載の発明は、請求項2記載の半導体装置の製造方法において、前記第1のP型拡散層と前記第2のP型拡散層を同一工程で形成するものである。このように、いくつかの工程を同時に行うことにより、工程数を少なくして効率よく半導体装置を製造することができる。

[0017]

【発明の実施の形態】次に、実施の形態について説明する。図1は、本発明に係るPiN型PDと縦型NPNと縦型PNPとNMOSとPMOSを同一基板上に構成した半導体装置の実施の形態を示す断面図である。図1において、1はN・型基板で、該N・型基板1に第1のN・型エピタキシャル層2と第2のN・型エピタキシャル層6が形成されている。PiN型PDのアノードは、第2のN・型エピタキシャル層6に浅い拡散深さで形成さ

れたP・型アノード拡散層21で形成され、N・型埋込み層5とN型カソード引き出し拡散層9でカソード引き出し し領域を形成している。P・型アノード拡散層21は浅い拡散深さで形成されており、第1のN・型エピタキシャル層2と第2のN・型エピタキシャル層6はi層として働き、PiN型PDの動作時には空乏化している。このような状態では、第2のN・型エピタキシャル層6の表面近傍で光電変換する短波長の光による発生キャリアから第1のN・型エピタキシャル層2の深い領域で光電変換する長波長の光による発生キャリアまで空乏層内で発生し、ドリフトにより移動する。このため、周波数応答

が良好になり、短波長から長波長の光に対して良好な光

電変換特性を持つPiN型PDが得られる。

10

【0018】縦型NPNは、P型埋込み層4と素子分離用P型拡散層8により、第1のN-型エピタキシャル層2及び第2のN-型エピタキシャル層6と分離された、N・型埋込み層5とこのN・型埋込み層5に接続するN型コレクタ拡散層12とでコレクタ領域を形成している。このため、PiN型PDのi層となる第2のN-型エピタキシャル層6とは独立にコレクタ濃度が設定でき、周波数特性を高くすることができると同時に、最適な特性を持った縦型NPNを得ることができる。また、N型コレクタ拡散層12の不純物濃度を1 E16cm³以下にすることにより、高い耐圧を持った縦型NPNを構成することができる。なお、図1において、10はN型コレクタ引き出し拡散層、20はP型ベース領域、22はP・型外部ベース領域、23はN・型エミッタ拡散層を示している。

【0019】模型PNPは、P型埋込み層4とこのP型埋込み層4に接続するP型コレクタ拡散層13とでコレクタ領域を形成している。第1のN-型エピタキシャル層2及び第2のN-型エピタキシャル層6とは、PN接合で分離されている。このため、自由にコレクタ濃度が設定でき、周波数特性を高くすることができると同時に、最適な特性を持った模型PNPを得ることができる。また、P型コレクタ拡散層13の不純物濃度を1 E16cm³以下にすることにより、高い耐圧を持った模型PNPを構成することができる。なお、図1において、11はP型コレクタ引き出し拡散層、17はN型ベース領域、24はN⁴型外部ベース領域、25はP⁴型エミッタ拡散層を示している。

【0020】PMOSは、P型埋込み層4と素子分離用P型拡散層8により、第1のN-型エピタキシャル層2及び第2のN-型エピタキシャル層6と分離された、N・型埋込み層5とこのN・型埋込み層5に接続するN型ウエル拡散層14とでウエル領域を形成している。このため、PiN型PDのi層となる第2のN-型エピタキシャル層6とは独立にウエル濃度が設定でき、最適な特性を持ったPMOSを構成することができる。なお、図1において、18はゲート酸化膜、19はゲート電極、26はP50・型ソース・ドレイン拡散層を示している。

【0021】NMOSは、P型埋込み層4とこのP型埋込み層4に接続するP型ウエル拡散層15とでウエル領域を形成している。第1のN-型エピタキシャル層2及び第2のN-型エピタキシャル層6とは、PN接合で分離されている。このため、自由にウエル濃度が設定でき、最適な特性を持ったNMOSを構成することができる。なお、図1において、27はN+型ソース・ドレイン拡散層である。

【0022】また、N-型埋込み層3とこのN-型埋込み層3に接続する素子分離用N型拡散層7によりN型素子分離領域を形成し、大きな工程数の増加なしに安定して、それぞれの素子を分離することができるようになっている。なお、図1において、16はフィールド酸化膜である。

【0023】次に、図1に示した実施の形態の製造方法について説明する。まず、図2に示すように、アンチモンが1E17cm³~1E19cm³の高濃度にドープされたN・型基板1に、リンを1E12cm³~1E14cm³の低濃度にドープした第1のN-型エピタキシャル層2を、15μm以上の厚さで形成する。この第1のN-型エピタキシャル層2の膜厚は、PiN型PDに必要な光電変換特性により決定される。例えば、長波長の光に対する感度が必要な場合には、第1のN-型エピタキシャル層2の膜厚は厚くする必要があるが、短波長の光に対する感度だけが必要な場合には、第1のN-型エピタキシャル層2の膜厚はそれほど厚くする必要はなく、15μm程度でよい。

【0024】次に、図3に示すように、第1のN-型工 ピタキシャル層2に30nm~70nmの酸化膜(図示せず)を 形成した後、N型素子分離領域とPiN型PDのカソー 30 ド引き出し領域に、N-型埋込み層3を形成するため に、リンを加速電圧100~180Kev,ドーズ量1 E13cm -2~1 E14cm2でイオン注入する。その後、1000℃~12 00℃、500 分~1000分の拡散を行う。次に、P型素子分 離領域と、縦型NPNを形成する領域と、縦型PNPを 形成する領域と、NMOSを形成する領域と、PMOS を形成する領域にP型埋込み層4を形成するために、ボ ロンを加速電圧100~180 Kev,ドーズ量1 E13cm2~ 1 E14cm2でイオン注入する。その後、1000℃~1200 で、500 分~1000分の拡散を行う。

【0025】次に、PiN型PDのカソード引き出し領域と、模型NPNを形成する領域と、PMOSを形成する領域にN・型埋込み層5を形成する。このN・型埋込み層5は、800 nm~11000 nmの厚い酸化膜又は50nm~200 nmの酸化膜と100 nm~300nmの窒化膜の積層膜をマスク(図示せず)として、アンチモンの固相拡散により1 E17cm⁻³~1 E19cm⁻³の高濃度に、拡散深さ3μm~5μmに形成される。この段階で、N・型埋込み層3は表面濃度1 E16cm⁻³~1 E18cm⁻³,拡散深さ12μm~14μmに形成され、P型埋込み層4 は表面濃度1 E16cm⁻³~

ĭ 2

1 E 18cm-3, 拡散深さ10μm~12μmに形成される。 【0026】次に、図4に示すように、第1のN⁻型工 ピタキシャル層2に形成した酸化膜又は酸化膜と窒化膜 の積層膜 (図示せず) を除去し、リンを1 E12cm-3~1 E14cm³の低濃度にドープした第2のN-型エピタキシ ャル層6を2μm~4μmの厚さで形成する。次に、第 2のN-型エピタキシャル層6に30nm~70nmの酸化膜 (図示せず)を形成後、N型素子分離領域とPiN型P Dのカソード引き出し領域に素子分離用N型拡散層7を 形成するために、リンを加速電圧100 ~180 Kev, ドー ズ量5E11cm-2~5E14cm-2でイオン注入する。次に、 P型素子分離領域に素子分離用P型拡散層8を形成する ために、ボロンを加速電圧30~80Kev, ドーズ量5E13 cm-2~5 E 14cm-2でイオン注入する。次に、P i N型P Dのカソード引き出し領域にN型カソード引き出し拡散 層9を形成するために、リンを加速電圧100~180 Ke v. ドーズ量5 E 13cm-2~5 E 14cm-2でイオン注入す る.

【0027】次に、縦型NPNのコレクタ引き出し領域にN型コレクタ引き出し拡散層10を形成するために、リンを加速電圧100~180 Kev,ドーズ量5 E 13cm-2~5 E 14cm-2でイオン注入する。次に、縦型PNPのコレクタ引き出し領域にP型コレクタ引き出し拡散層11を形成するために、ボロンを加速電圧100~180 Kev,ドーズ量5 E 13cm-2~5 E 14cm-2でイオン注入する。次に、縦型NPNを形成する領域にN型コレクタ拡散層12を形成するために、リンを加速電圧100~180 Kev,ドーズ量5 E 11cm-2~5 E 13cm-2でイオン注入する。次に、縦型PNPを形成する領域にP型コレクタ拡散層13を形成するために、ボロンを加速電圧50~150 Kev,ドーズ量1 E 11cm-2~5 E 13cm-2でイオン注入する。

【0028】次に、PMOSを形成する領域にN型ウエル拡散層14を形成するために、リンを加速電圧100~180 Kev, ドーズ量1 E12cm-2~5 E13cm-2でイオン注入する。次に、NMOSを形成する領域にP型ウエル拡散層15を形成するために、ボロンを加速電圧100~180 Kev, ドーズ量1 E12cm-2~5 E13cm-2でイオン注入する。

【0029】以上の工程において、素子分離用N型拡散 個7とN型カソード引き出し拡散層9とN型コレクタ引き出し拡散層10を形成するためイオン注入は同一工程で行ってもよく、この場合のイオン注入は、リンを加速電圧100~180 Kev、ドーズ量5E13cm-2~5E14cm-2で行う。また、素子分離用N型拡散層7とN型コレクタ拡散層12を形成するためのイオン注入を同一工程で行ってもよく、この場合のイオン注入は、リンを加速電圧100~180 Kev、ドーズ量5E11cm-2~5E12cm-2で行う。また、上記素子分離用N型拡散層7とN型コレクタ拡散層12を形成するためのイオン注入と同時に、N型カソード引き出し拡散層9とN型コレクタ引き出し拡散層10を

.る.九さ.斌

のとき、P+ 型アノード拡散層21は、表面機度1 E19cm こ。るれる気形が7万層増加ベトレイン・スーソ型 +N , k2 園ය並スーン階代 +N 、ES園境並をッミエ말 +N ,6S圏 P+ 型エミッタ拡散層25, P+ 型ソース・ドレイン拡散 、SZ層遊並スーン格代型 +G 、IS層遊却オートで型 +G 300 C~1000で、10分~60分の拡散を行うことにより、 、剣の子。いよるファイン野工の一同さ入金ン大トの体 ☆るをあげるCPM地域ントレイ・スーソ空 +N ,NS配荷 並スーン格代理 'N ,ES層錯故をゃミエ理 'N:ウオま ,> よるファデブ野工の一同む人幺ントトのからるを漁街を 32層/遺址とトレイ・スーソ型 +q ,22層/遺址をッミ工型 +9、公園遺址スーン路代型 +9、IS園遺址オーして壁 E15cm 2~1 E16cm 2でイオン注入する。ここで、P+ るために、ヒ素を加速電出100~180 Kev, ドース量1 で気引きに配備並くトイド・スーソ型 +Nコ内ci配備法 小工や型のOOMN 、JX 。るを入幺ントトア5-mod1 F2 を加速電圧40~80Kev, ドーズ量1 E15cm-2~5 E

P+ 型ペイントレイン拡散層26を形成するために、B

これ内が開始並れ、エヤ型NのSOMG、コ次【EEOO】

見了」「枚ご光の勇敢勇一勇敢威了祖身心答為燈敢周、こ

-3~1 E20cm-3, 姑散落20.2 µm~0.4 µmと透く形

(0034)以上の各工程により、図1によしたよう

。各专人<u>新</u>公卡トア¹⁻m 2 を加速電圧40~80Kev, ドーズ量1 E15cm-2~5 E15 TI内にP+ 型エミッタ拡散層25を形成するために、BF 副雅斌スーン型NのYNY型籍、スパ、るす人主ントト 正100~180 Kev, ドーズ量1 E15cm-2~1 E16cm-2で 雷玄叫多秦ゴ、こんな六るで気紙多ん層増並スーン路代型 +NS)内讧配储进入一个型NOGN互型路、S)次。6卡 0 Kev, ドーズ量1 E15cm-1~1 E16cm-1でイオン注入 91~ 001丑雷恵加る素コ、これからであ紙を加速電圧100~18 マミエ型・Nこり内のC配増加スーン型FONFN平線、こ 公を形成するために、BF2 を加速電圧40~80Kev,ド 散境域スーン路代型 +93内の配備域スーン型9のN9 N型跡、コミよを示い「図コ敷局、コ次。るを入至くた 電圧40~80Kev, ドーズ量1E15cm-2~5E15cm-2でイ * 型アノード拡散層21を形成するために、BF: を加速 平成する。次に、PiN型PD領域は試験であるであり 多02層が並太一ン型9、ハ計多が並の代03~代01,700 -2~1 E14c=-2℃1 オン注入する。その後、900 ℃~10 かに、ボロンを加速電圧20~50Kev, ドーズ量1 E13cm スるや気術を02層増並スーン壁Pコ内CI層増並やでVに 型NONGN型器、JCもも示り「図るもつ図知宗、社 めのチ。るで気引き(ヤサ示図)類が強へmnot~mnol」 小類を6層ハヤジキセツエ型 -Nの2第 , 刻再 , J去網 コペステタ91動電イーヤタ製出類Comnoh~mno1Co-AU(181 【0032】次に、PMOSとNMOSのゲート酸化版

PMOS領域とMMOS領域にゲート酸化限18とゲート 、ひよいくこるヤケンキャエをンセリシリホのこ 、し知 ・ はまくにいくいれの型のホンマーイコ東歌高さくい、数 ブノ気引を関う類へmmへ40nmの最もは関う類(一で プリがあるるでは、型エビタキシャル層6を酸化して 00%、影ぶし去斜多(やサ示図) 類小雑店土のmn07~mn OE、コバ。るや気汚るTI層増加スーン型N 、バデき増加 イン注入する。その後、900 で~1000で、10分~60分の 100 ~180 Kev, ドーズ量1 ELBcm 2~1 El4cm 2でイ に示すように、確型PNPのP型コレクタ拡散層13内に る図、これ、。るを気みまく(や少示図) 製小類へmnの下~mn 域がかの第2のN・型エピタキシャル層6を酸化し、30 示図) 類外室かり用動引外鎖内器、釣の子【IE00】 ・6 を気張い的飛騰を

3I類N類Yイ/ートて○mn0001~mn 009(1よい去)/鎖N路 Elicar-2~1 Elicar-2で行う。次いで、窒化膜を用いた 「量太一7、kの7 0c1~0c孔軍歌爪ふくロホ、より入主く のE 木トのdsたるやあ街を記を設備はそでくした型9、い計プェー 運電圧100~180 Kev, ドース量与Ellcm-2~5Ellcm **献多くリ、より入玉ン木トのゆふるや魚哥を21層増並やく** Pの耐圧を高くすることができる。この場合、N型コレ CII3以下に形成することにより、縦型NPNと縦型PN 拡散層12とP型コレクタ拡散層13の不純物機度を1 E16 たい関域がそれぞれぞれぎれる。ここで、V型コレクタ 4のSOM4 、凝磨をイイに3減緩し出き形をイイにの し、PiN型PDのカソード引き出し領域、縦型NPN 誘致パチパチがAIB増並ハエヤ型N 、SI配借並をクレビ 型N ,OI智斌並し出考厄をクリに型N , 9 配猫並し出考 ドパーソ大型N 3 2 層不込動型 →N 、六ま。るれき気砂 イチバナが刺豚ハエヤのSOMN 、製剤をクソに 3刺剤 し、P型素子分離領域、複型PNPのコレクタ目をして、P お数パチパチが配置は、P型ウエル拡散層15がそれぞれ接続 歴9 、II 副婚並し出考厄をセンに歴9 、8 副婚並歴9 用 Nブン誘動は「配端は至N用動化下索」と関れば野野 -N、こうらもず示いる図、C もい野工のこ。C 計を強迫の 【0030】 40様、1000℃~1200℃,300 升~200 升

。るきつがくこるも衝襲>1率校、フきつ >安きイスに、きつ減消多度対々ステひ及、遊野工、0 よいとこで行い時間を野工のもつうい、これでものこ。で 100 ~180 Kev, ドーズ量5 E13cm 2~5 E14cm 2で行 **丑雷坂広をくロホ、お人丘く木への合品のこ、>もよ** c 行う野工一同多人五く木 NOA さる を 海街 る 卡 海 街 多 II園境並し出き作やヤイに型938層境並型9用糖代子 衆、い更。CTTプィーコACM-1~5 El4cm-7でTTプ。更に、衆 スの場合のイオン注入は、リンを加速電圧100~180 K 、>よもファデン野工一同多人幺ントトののふるを急後 性を有し最適な特性を持った縦型NPN及び縦型PNP と、最適な特性を持ったNMOS及びPMOSを同一基 板上に形成した半導体装置が得られる。

15

[0035]

【発明の効果】以上実施の形態に基づいて説明したよう に、請求項1及び2記載の発明によれば、高濃度のN型 基板にi層となる低濃度の第1のN型エピタキシャル層 と低濃度の第2のN型エピタキシャル層を形成し、第2 のN型エピタキシャル層に浅い拡散深さで形成されたP 型アノード拡散層を設けることによりPiN型PDを構 10 めのN型カソード引き出し拡散層と縦型NPNのコレク 成しているため、周波数応答が良好で短波長から長波長 の光に対して良好な光電変換特性を持つPiN型PDが 得られる。また経型NPNにおいては、P型素子分離領 域により第1のN型エピタキシャル層及び第2のN型エ ピタキシャル層と分離された、N*型埋込み層とこのN • 型埋込み層に接続するN型コレクタ拡散層とでコレク 夕領域を形成しているため、PiN型PDのi層となる 第2のN型エピタキシャル層とは独立にコレクタ濃度が 設定でき、高い周波数特性を有し、最適な特性を持った 模型NPNを得ることができる。また模型PNPにおい 20 ては、P型埋込み層とこのP型埋込み層に接続するP型 コレクタ拡散層でコレクタ領域を形成しており、第1の N型エピタキシャル層及び第2のN型エピタキシャル層 とはPN接合で分離されているため、自由にコレクタ濃 度が設定でき、高い周波数特性を有し、最適な特性を持 った縦型PNPを得ることができる。またPMOSにお いては、P型素子分離領域により第1のN型エピタキシ ャル層及び第2のN型エピタキシャル層と分離された、 N・型埋込み層とこのN・型埋込み層に接続するN型ウ エル拡散層とでウエル領域を形成しているため、PiN 30 型PDのi層となる第2のN型エピタキシャル層とは独 立にウエル濃度が設定でき、最適な特性を持ったPMO Sを得ることができる。またNMOSにおいては、P型 埋込み層とこのP型埋込み層に接続するP型ウエル拡散 層とでウエル領域を形成しており、第1のN-型エピタ キシャル層及び第2のN‐型エピタキシャル層とはPN 接合で分離されているため、自由にウエル濃度が設定で き、最適な特性を持ったNMOSを得ることができる。 またN- 型埋込み層とこのN- 型埋込み層に接続する素 子分離用N型拡散層によりN型素子分離領域を形成して 40 おり、大きな工程数の増加なしに安定して、それぞれの 素子を分離することができる。

【0036】請求項3記載の発明によれば、請求項2記 載の半導体装置の製造方法において、模型NPNのコレ クタを形成するN型コレクタ拡散層と概型PNPのコレ クタを形成するP型コレクタ拡散層の不純物濃度を1E 16cm3以下にしているので、縦型NPNと縦型PNPの 耐圧を向上させることができる。 また、 請求項4記載の 発明によれば、請求項2記載の半導体装置の製造方法に おいて、N型素子分離領域を形成するための素子分離用 50 16

N型拡散層とPiN型PDのカソード引き出し領域を形 成するためのN型カソード引き出し拡散層と縦型NPN のコレクタ引き出し領域を形成するためのN型コレクタ 引き出し拡散層を同一工程で形成するようにしており、 また請求項5記載の発明によれば、請求項2記載の半導 体装置の製造方法において、N型素子分離領域を形成す るための素子分離用N型拡散層と模型NPNのコレクター を形成するためのN型コレクタ拡散層を同一工程で形成 し、PiN型PDのカソード引き出し領域を形成するた タ引き出し領域を形成するためのN型コレクタ引き出し 拡散層を同一工程で形成するようにしており、また請求 項6記載の発明によれば、請求項2記載の半導体装置の 製造方法において、P型素子分離領域を形成するための 素子分離用P型拡散層と総型PNPのコレクタ引き出し 領域を形成するためのP型コレクタ引き出し拡散層を同 一工程で形成するようにしており、以上のように、いく つかの工程を同時に行うことにより、工程数を少なくし て効率よく半導体装置を製造することができる。

【図面の簡単な説明】

【図1】本発明に係る半導体装置の実施の形態を示す断 面図である。

【図2】本発明に係る半導体装置の製造方法の実施の形 態を説明するための製造工程を示す図である。

【図3】図2に示した製造工程に続く製造工程を示す図 である。

【図4】図3に示した製造工程に続く製造工程を示す図 である。

【図5】図4に示した製造工程に続く製造工程を示す図 である。

【図6】図5に示した製造工程に続く製造工程を示す図 である。

【図7】 従来の半導体装置の構成例を示す断面図であ

【図8】 従来の半導体装置の他の構成例を示す断面図で

【図9】 従来の半導体装置の更に他の構成例を示す断面

【図10】従来の半導体装置の更に他の構成例を示す断面 図である.

【符号の説明】

- 1 N'型基板
- 2 第1のN-型エピタキシャル層
- 3 N-型埋込み層
- 4 P型埋込み層
- 5 N'型埋込み層
- 6 第2のN-型エピタキシャル層
- 7 素子分離用N型拡散層
- 8 素子分離用P型拡散層
- 9 N型カソード引き出し拡散層

17

19 ゲート電極


- 10 N型コレクタ引き出し拡散層
- 11 P型コレクタ引き出し拡散層
- 12 N型コレクタ拡散層
- 13 P型コレクタ拡散層
- 14 N型ウエル拡散層
- 15 P型ウエル拡散層
- 16 フィールド酸化膜
- 17 N型ベース拡散層
- 18 ゲート酸化膜

- 20 P型ベース拡散層
- 21 P+ 型アノード拡散層
- 22 P* 型外部ベース拡散層
- 23 N+型エミッタ拡散層
- 24 N*型外部ベース拡散層
- P* 型エミッタ拡散層
- 26 P+ 型ソース・ドレイン拡散層


18

27 N+型ソース・ドレイン拡散層


【図1】




【図2】




【図3】




【図4】




【図5】






[01図]






【9図】



[6國]



[8图]

CLIPPEDIMAGE= JP409275199A

PAT-NO: JP409275199A

DOCUMENT-IDENTIFIER: JP 09275199 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF

PUBN-DATE: October 21, 1997

INVENTOR-INFORMATION:

NAME

NEMOTO, KIYOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

OLYMPUS OPTICAL CO LTD

N/A

APPL-NO: JP08108627

APPL-DATE: April 5, 1996

INT-CL (IPC): H01L027/14; H01L021/8249; H01L027/06; H01L031/10

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor device and manufacturing

method thereof which has a PIN type PD having good photoelectric conversion

characteristics, longitudinal NPN and longitudinal PNP having high frequency

characteristics, and NMOS and PMOS having optimum characteristics on the same substrate.

SOLUTION: A first and second n<SP>-</SP> type epitaxial layers 2, 6 on an

n < SP > + < /SP > type substrate, a p<SP>+ < /SP> type anode diffused layer 21 having a

shallow diffusion depth is formed on the second layer 6 to form a PiN-type PD,

a p-type buried layer 4 and separating diffused layer 8 form a collector region

separated from the epitaxial layers, thus forming a longitudinal NPN. The

buried layer 4 and p-type collector diffused layer 13 form a collector region,

thus forming a longitudinal PNP. The buried layer 4 and separating diffused

layer 8 form a well region separated from the epitaxial layers, thus forming a

PMOS, and the buried layer 4 and p-type well diffused layer 15 form a well

region, and forming an NMOS. As a result, a semiconductor device is formed.

COPYRIGHT: (C) 1997, JPO